공과대학 전기전자공학과 김현재 교수, 과학기술정보통신부 국가반도체연구실지원핵심기술개발 반도체 소자분야 연구과제 선정

[사진1. 과학기술정보통신부 주관, 한국연구재단 지원 국가반도체연구실지원핵심기술개발 과제를 수주한 김현재 교수]

2023년도 국가반도체연구실지원핵심기술개발 반도체 소자분야 연구과제에 공과대학 전기전자공학과 김현재 교수 연구팀의 "차세대 뉴로모픽 컴퓨팅 시스템을 위한 IGZO V-Tr 기반 고집적/고성능 capacitorless DRAM 기술 개발" 주제가 최종 선정되었다.

본 연구과제는 글로벌 반도체 기술패권 격화에 대응하기 위해 대학 반도체 연구실의 기초 단위인 대학 연구실의 역량을 강화하고, 반도체 원천기술분야 핵심 연구개발을 지원함으로써 향후 10년 내 기업난제와 차세대 기술에 활용될 삼극특허 획득을 목표로 한다.

기존 상용화되고 있는 메모리 소자는 폰 노이만 구조로, 연산 처리 장치와 메모리가 분리되어있으며, 데이터 전달이 bus를 이용하여 직렬적으로 이루어지는 구조이다. 그러나 데이터 양이 늘어날수록 데이터 전송 속도가 느려지고 전력 소비가 증가하는 병목 현상이 발생한다. 이러한 병목 현상을 해결하기 위해 Processing-In-Memory (PIM) 소자의 필요성이 대두되고 있다.

김현재 교수 연구팀은 PIM 소자 연구를 위해 Indium-Gallium-Zinc Oxide (IGZO)를 채널층으로 사용하는 vertical transistor (V-Tr) 기반 capacitorless DRAM 소자를 제안하였다. 제안된 V-Tr을 이용하여 제작한 DRAM 소자는 기존에 상용화된 1 capacitance - 1 transistor (1T1C) DRAM과 비교하여 고집적이면서 고성능을 자랑할 것으로 예상된다. 최종적으로는, 앞서 개발한 단위 DRAM cell을 array로 제작한 후 python 프로그램을 이용하여 인공지능 신경망을 구현하여 차세대 뉴로모픽 컴퓨팅을 위한 PIM 기술의 소자로 적용할 가능성을 보여주고자 한다.

위의 연구를 통해 김현재 교수 연구팀은 2023년 4월부터 2027년 12월까지 한국연구재단으로부터 연간 5억원 (총 23.75억원)의 연구 개발비를 지원받을 예정이다. 이러한 지원을 통해 국내 반도체 소자 기술의 선두 주자로서의 역할을 기대하며, 글로벌 반도체 기술 경쟁에서 주요한 위치를 차지할 것이라고 기대한다.

<그림 설명>

그림1. 김현재 교수 연구팀에서 제안한 capacitorless DRAM을 구성하는 Sidewall Capacitance Variable Vertical-Transistor (SCV V-Tr) 구조.

Sidewall spacer height 조절을 통해 transistor의 gate insulator capacitance 값을 조절할 수 있는 것이 특징이다. 또한 DRAM 소자의 고집적화를 위해, transistor에 vertical 구조를 제안하였다.