본 발명은 라이트 동작에서 복수의 패스 게이트 트랜지스터 및 접근 트랜지스터를 이용하여 라이트 성능을 향상하고, 라이트 동작을 복수의 단계로 구분하여 수행하여 하프 선택 셀과 관련된 라이트 성능 저하를 방지하는 기술에 관한 것으로, 본 발명의 일실시예에 따른 단일 비트 라인을 이용하는 메모리 장치는 제1 데이터 노드에 연결된 트랜지스터들 중 어느 하나의 동작을 제어하여 상기 제1 데이터 노드에 대한 피드백 전압을 제어하는 제1 데이터 노드부, 제2 데이터 노드에 연결된 접근 트랜지스터의 동작을 제어하여 상기 제1 데이터 노드로부터의 구동 전압이 상기 제2 데이터 노드로 전달되는 것을 제어하는 제2 데이터 노드부 및 단일 비트 라인 및 상기 제1 데이터 노드에 연결된 제1 패스 게이트 트랜지스터 및 제2 패스 게이트 트랜지스터의 동작을 제어하여 상기 제1 데이터 노드와 상기 제2 데이터 노드에서의 홀드 동작, 리드 동작 또는 라이트 동작을 제어하는 데이터 제어부를 포함할 수 있다.