본 발명은 리드 및 라이트 동작에서 슈미트 트리거 인버터의 피드백 소스와 피드백 소스와 관련된 피드백 전압을 선택적으로 제거하여 리드 및 라이트 동작의 효율성을 향상시키는 기술에 관한 것으로, 본 발명의 일실시예에 따른 단일 비트 라인을 이용하는 메모리 장치는 제1 데이터 노드에 연결된 트랜지스터들 중 어느 하나의 동작을 제어하여 상기 제1 데이터 노드에 대한 피드백 전압을 제어하는 제1 인버터부, 제2 데이터 노드에 연결된 피드백 트랜지스터의 소스 전압을 제어하는 제2 인버터부 및 일 비트 라인 및 상기 제1 데이터 노드에 연결된 패스 게이트 트랜지스터의 동작을 제어하여 상기 제1 데이터 노드와 상기 제2 데이터 노드에서의 홀드 동작, 리드 동작 또는 라이트 동작을 제어하는 데이터 제어부를 포함할 수 있다.
