- 제목
- 반도체 장치 및 반도체 장치의 제조 방법
- 출원인
- 에스케이하이닉스 주식회사, 연세대학교 산학협력단
- 공고일
- 2021.02.16
- 출원일
- 2019.08.26
- 게시글 내용
-
반도체 장치는 교대로 적층된 도전막들 및 절연막들을 포함하는 적층물; 상기 적층물을 관통하고, 금속 산화물계 반도체를 포함하는 제1 채널막; 및 상기 제1 채널막 내에 형성되고, 상기 금속 산화물계 반도체를 포함하는 제2 채널막을 포함하고, 상기 제1 채널막은 상기 제2 채널막에 비해 산소 함량이 높고 상기 제2 채널막에 비해 두께가 얇을 수 있다.
- 첨부
- 공고전문PDF
- 자료출처 : KIPRIS (https://www.kipris.or.kr)
- 키워드(검색어)별, 발명자별 특허(기술), 공개특허 한정 검색 가능
- 연구분야별 비공개 특허(기술)은 지식재산권 담당자 별도 문의
- 지식재산권 담당자
- 관련 문의처
보유특허 검색 페이지 및 담당자 정보 안내 특허 출원인 (권리자) 전담부서 연락처 연세대학교 산학협력단 본교 산학협력단 지식재산팀 지식재산팀 양지혜 팀장
(02-2123-5138 / jh.yan@yonsei.ac.kr)연세대학교 원주산학협력단 원주산학협력단 기술경영팀 기술경영팀 오정환 팀장
(033-760-5251 ~ 5252 / WJDGHKSA@yonsei.ac.kr)