- 제목
- 칩의 보안 회로
- 출원인
- 연세대학교 산학협력단
- 공고일
- 2022.06.28
- 출원일
- 2020.11.27
- 공개일
- 2022.06.03
- 게시글 내용
-
본 실시예에 의한 칩의 보안 회로는 복수의 코어들과 코어의 전기적 연결을 수행하는 복수의 전도성 라인들과, 복수의 전도성 라인의 적어도 일부들이 직렬로 연결되어 실드 라인들을 형성하도록 복수의 전도성 라인에 연결된 복수의 전송 게이트들(transmission gate)과, 실드 라인들에 신호를 제공하는 신호원 및 실드 라인들에서 출력된 신호를 상호 비교하는 비교기를 포함한다.
- 자료출처 : KIPRIS (https://www.kipris.or.kr)
- 키워드(검색어)별, 발명자별 특허(기술), 공개특허 한정 검색 가능
- 연구분야별 비공개 특허(기술)은 지식재산권 담당자 별도 문의
- 지식재산권 담당자
- 관련 문의처
보유특허 검색 페이지 및 담당자 정보 안내 특허 출원인 (권리자) 전담부서 연락처 연세대학교 산학협력단 본교 산학협력단 지식재산팀 지식재산팀 양지혜 팀장
(02-2123-5138 / jh.yan@yonsei.ac.kr)연세대학교 원주산학협력단 원주산학협력단 기술경영팀 기술경영팀 오정환 팀장
(033-760-5251 ~ 5252 / WJDGHKSA@yonsei.ac.kr)