개시된 실시예는 제1 매치라인과 일단이 연결되는 제1 및 제2 FeFET 및 활성화된 제1 워드라인쌍에 의해 턴온되어 제1 및 제2 FeFET의 타단과 제1 비트라인쌍을 전기적으로 연결하는 제1 및 제2 트랜스미션 게이트를 포함하고, 제1 및 제2 FeFET의 게이트는 제2 및 제1 FeFET의 타단에 크로스 커플 연결되어, 네거티브 전압을 이용하지 않고 라이트가 가능하여, 네거티브 전원 공급을 위한 부가적인 회로가 필요하지 않다. 또한 라이트 실패나 라이트 디스터번스 문제가 발생하지 않을 뿐만 아니라, 전하 공유 또는 누설 전류에 의한 검색 수율 저하를 방지할 수 있는 내용 주소화 메모리 셀 및 내용 주소화 메모리를 제공한다.