본 개시의 플립-플롭은 입력 로직 회로, 제 1 래치, 제 2 래치, 및 출력 멀티플렉서를 포함한다. 입력 로직 회로는 입력 데이터 비트와 클럭 신호에 기반하여 클럭 바 신호를 출력한다. 제 1 래치 및 제 2 래치는 C2MOS에 기반하며, 입력 데이터 비트, 클럭 신호, 클럭 바 신호에 기반하여 동작한다. 출력 멀티플렉서는 제 1 래치 및 제 2 래치의 노드들로부터의 출력에 기반하여 동작하며, 출력 데이터 비트를 출력한다. 입력 로직 회로는 출력 데이터 비트의 값의 변화가 없는 구간에서 일정한 값을 가질 수 있다.